全球3納米里程碑！三星搶發(fā)量產(chǎn)芯片，彎道超車臺積電？

昨天，世界著名的半導(dǎo)體巨頭三星，宣布了一條大新聞。

基于3納米（nm）制程的芯片，正式量產(chǎn)了！

在紙面參數(shù)上，可謂是實現(xiàn)了質(zhì)的飛躍——性能猛提30%，功耗猛降50%，面積也減少了35%。

中間三位大咖抱的可不是普通的「盤子」，而是剛從三星華城電子園區(qū)生產(chǎn)線上拿下來的3納米晶圓。

再看看周圍的其他團(tuán)隊成員，笑得也相當(dāng)開心。而且他們比的不是剪刀手，而是代表著3納米的「3」。

性能拉滿，能耗暴降

說起這個首次實現(xiàn)量產(chǎn)的3納米芯片，就不得不提到它背后的MBCFET技術(shù)。

MBCFE突破了此前FinFET的性能限制，通過降低電源電壓水平來提高功率效率，同時還通過增加驅(qū)動電流能力提高了性能。

說起納米片晶體管和半導(dǎo)體芯片的應(yīng)用，三星這還是第一次。目的是為了實現(xiàn)高性能、低功耗的計算服務(wù)。最終能在移動處理器上也得以應(yīng)用。

三星的總裁，兼代工業(yè)務(wù)負(fù)責(zé)人Siyoung Choi博士表示，「我們一直都發(fā)展得很快。三星一直緊跟前沿的技術(shù)，然后想辦法把它們投入生產(chǎn)應(yīng)用。比如說之前的首個High-K金屬柵極、FinFET，還有EUV等等。」

「現(xiàn)在，我們又是第一個研究MBCFET的。」

三星的獨家技術(shù)應(yīng)用了有更寬的通道的納米片，和用通道窄一點的納米線的傳統(tǒng)GAA技術(shù)相比，不光提升了性能，還提高了能源利用率。

不僅如此，應(yīng)用了3納米GAA技術(shù)，三星還能通過調(diào)整納米片的通道寬度，優(yōu)化功耗和性能，來滿足各類客戶的不同需求。

此外，3納米GAA的設(shè)計非常靈活，簡直就是為設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）量身打造的。我們主要看新技術(shù)應(yīng)用以后，芯片的功耗、性能和面積大小（PPA，Power、Performance、Area）三個維度來量化。

和5納米的工藝相比，第一代3納米工藝相比5納米降低了高達(dá)45%的能耗，提升了23%的性能，減少了16%的面積。

光是一代的提升就已經(jīng)肉眼可見了。

更不用說二代的PPA——功耗降低50%、性能提高30%、面積減少35%，比一代又優(yōu)秀了不知多少。

良品率行不行？量產(chǎn)靠譜嗎？

在外行眼里，能量產(chǎn)3納米的工藝可能已經(jīng)不敢想象了，但是也有分析師表達(dá)了其它的一些看法。

來自大和資本市場的SK Kim表示，「三星能干成這件事，確實有意義。但還遠(yuǎn)遠(yuǎn)不夠。量產(chǎn)只是第一步，你在能用它來生產(chǎn)主流芯片之前，比如手機(jī)CPU這種，不見得能多掙多少錢。」

這其實是有根據(jù)的。

4月份就有消息傳出來，說三星基于GAA的3納米工藝良率才在10%~20%之間，比預(yù)期低得多。

三星需要付出更多的精力和成本來解決這個問題。

5月份就再次傳出了3納米良率問題已得到解決的消息，6月初才又傳出來進(jìn)入試驗性量產(chǎn)的說法。

不過，有了4月的前車之鑒，業(yè)界很多專家都對三星3納米的真實情況打了個小小的問號。

據(jù)報道，6月22日，市場再次傳出了三星3納米芯片量產(chǎn)再一次推遲的消息，還是因為良率問題。

而且，三星之前給別的大廠代工芯片還鬧出過不少笑話。

最逗的可能就是當(dāng)時超級出圈的驍龍888，人送外號「大火龍」。

（圖：大火龍真身）

當(dāng)時高通找到三星來代工生產(chǎn)這款芯片的時候，沒想到三星這么能搞。雖然當(dāng)時都是5納米工藝，但是三星和臺積電的5納米可差得太多了。

數(shù)據(jù)顯示，三星5納米的晶體管密度每平方毫米只有127萬個晶體管，而臺積電達(dá)到了173萬個。差了46%。

說來好笑，「大火龍」用起來熱的把CPU都燒的虛焊了。

可見，拋開別的不談，三星在芯片制作這方面，總感覺差點意思。

但不管怎么說，就3納米工藝而言，技術(shù)歸技術(shù)，該先進(jìn)還是先進(jìn)。

拋棄FinFET，首次采用GAA技術(shù)

相比于傳統(tǒng)芯片采用的「FinFET」技術(shù)而言，三星采用的「GAAFET」技術(shù)明顯占據(jù)優(yōu)勢。

「FinFET」技術(shù)已經(jīng)在芯片上使用了將近10年時間，它幫助芯片完成了從28納米工藝到5納米工藝的跨越。

相比之下，「GAAFET」的溝道被柵極四面包圍，溝道電流比三面包裹的「FinFET」更加順暢，這樣的設(shè)計進(jìn)一步改善了對電流的控制，從而優(yōu)化柵極長度的微縮。不僅消耗功率低，耗電量低，速度也更快了。

三星認(rèn)為采用納米線溝道設(shè)計必須堆疊更多的線層以增加總溝道寬度，這樣的工藝不僅復(fù)雜，且付出的成本可能也大于收益。

因此，三星設(shè)計了一種全新的GAA形式——MBCFET（Multi-Bridge-Channel FET，多橋-通道場效應(yīng)管），采用多層堆疊的納米片（Nanosheet）來替代「GAAFET」中的納米線（Nanowire）。

「MBCFET」采用了具有更大寬度的片狀結(jié)構(gòu)，同時保留了所有「GAAFET」優(yōu)點，實現(xiàn)了最小化復(fù)雜度。

基于納米片的「MBCFET」具有極高的可定制性，納米片的寬度是定義功率和性能特性的關(guān)鍵指標(biāo)，即納米片的寬度越大，它的性能就越高。

因此，專注于低功耗的晶體管設(shè)計可以使用更小的納米片，而需要更高性能則可以使用更寬的納米片。

現(xiàn)在我們再來看一下此時的臺積電老大哥有什么進(jìn)展。

臺積電在3納米制程工藝上并沒有選擇GAA架構(gòu)的晶體管，而是依然采用「FinFET」，通過復(fù)用之前成熟穩(wěn)定的技術(shù)，這會為臺積電的產(chǎn)品帶來更好的穩(wěn)定性，同時也能更好的控制成本，使利益最大化。

最關(guān)鍵的是，這樣的操作可以給臺積電爭取更多時間實現(xiàn)對GAA晶體管架構(gòu)的優(yōu)化。

根據(jù)臺積電此前「2022年臺積電技術(shù)論壇」上公布的數(shù)據(jù)顯示，其依然采用FinFET晶體管架構(gòu)的3納米的制程工藝，相比前代的5納米制程工藝，性能將提升18%，功耗可降低34%，晶體管密度可提升30%。

從表中也可以看出，臺積電的2納米制程的部分技術(shù)指標(biāo)：相較于3納米的低成本版工藝，在相同功耗下，臺積電2納米工藝的性能將提升10~15%；而在相同性能下，臺積電2納米工藝的功耗將降低23~30%；晶體管密度僅提升了10%。

得此提升的原因主要是，在晶體管架構(gòu)方面，臺積電N2拋棄了「FinFET」，采用了全新的納米片晶體管架構(gòu)，即臺積電版的「GAAFET」。

去年，Digitimes表明，三星3nm工藝可達(dá)成的晶體管密度大約為170 MTr/mm （百萬晶體管每平方毫米）；而臺積電早在5nm時代就已經(jīng)將晶體管密度推進(jìn)到了173 MTr/mm 。

另外Wikichip去年年中預(yù)測：臺積電3nm工藝的晶體管密度可以達(dá)到291.21 MTr/mm ，在Digitimes的這張表里看起來也差不多。

如果三星3nm工藝真的只有表中170 MTr/mm 的程度，那么這和臺積電的差距，就一目了然了！

最終，臺積電的3納米到底會帶來多強(qiáng)烈的「震撼」，我們拭目以待！