三星發(fā)布10納米以下DRAM技術

三星電子近日在存儲芯片領域取得重大突破，成功開發(fā)出可用于10納米以下制程DRAM的核心技術。據(jù)TheElec報道，三星電子與三星綜合技術院（SAIT）在舊金山舉行的IEEE國際電子器件會議（IEDM）上，公開了這項革命性技術，相關成果有望應用于未來的0a或0b世代DRAM產(chǎn)品，為全球存儲芯片行業(yè)帶來新的變革。

攻克高溫工藝難題

此次三星公布的技術題為"用于10nm以下Cell-on-Periphery（CoP）垂直溝道DRAM晶體管的高耐熱非晶氧化物半導體晶體管"。該技術的核心創(chuàng)新在于解決了長期困擾DRAM制程微縮化的高溫工藝難題。

傳統(tǒng)DRAM制造中采用的是外圍電路與存儲單元分離的架構，而在追求更高集成度的過程中，行業(yè)轉向了將存儲單元垂直堆疊在外圍電路之上的CoP（Cell-on-Periphery）架構。然而，這一架構面臨重大挑戰(zhàn)：在存儲單元堆疊工藝過程中產(chǎn)生的約550℃高溫會導致位于下層的外圍晶體管受損，進而引起性能明顯下降。

三星電子通過采用創(chuàng)新的非晶態(tài)銦鎵氧化物（InGaO）材料成功攻克了這一難題。"我們首次演示了可耐受550攝氏度高溫、溝道長度為100納米的非晶InGaO基高耐熱垂直溝道晶體管（VCT），并支持將該晶體管集成到單片式（Monolithic）CoP DRAM架構中。"三星技術團隊在發(fā)布會上表示。

穩(wěn)定性與耐久性獲驗證

在技術驗證方面，三星展示了令人矚目的實驗數(shù)據(jù)。在550攝氏度的氮氣熱處理（退火）工藝后，器件的閾值電壓變化（ΔVt）保持在0.1eV以內(nèi)，漏極電流幾乎沒有出現(xiàn)退化。這意味著晶體管在極端高溫環(huán)境下依然能保持原有性能，解決了CoP架構在制造過程中的核心瓶頸。

在評估半導體器件長期可靠性的高溫、高電壓應力實驗（NBTI）中，該技術同樣表現(xiàn)出色，ΔVt僅為約-8mV，顯示出極佳的穩(wěn)定性。三星技術團隊確認，基于這一技術的器件可穩(wěn)定工作10年以上，完全滿足商業(yè)應用的耐久性要求。

通過分子動力學（MD）和密度泛函理論（DFT）模擬，研究人員進一步揭示了該技術背后的科學原理："InGaO晶體管的高熱穩(wěn)定性，源于溝道與電極界面處正負離子的外部擴散受到抑制。"這一發(fā)現(xiàn)不僅解釋了技術優(yōu)勢的來源，也為未來材料優(yōu)化提供了理論基礎。

從實驗室到量產(chǎn)之路

盡管技術前景廣闊，該項技術目前仍處于研究階段，距離實際應用于三星電子的量產(chǎn)DRAM產(chǎn)品尚有一段路要走。從實驗室成果到大規(guī)模量產(chǎn)，還需經(jīng)過嚴格的工藝優(yōu)化、良率提升和成本控制等環(huán)節(jié)。

三星電子在技術路線上已明確表示，這一突破將主要用于0a和0b類DRAM，這些新型存儲器將采用小于10納米的制程節(jié)點，成為未來高密度存儲解決方案的核心。業(yè)內(nèi)消息人士透露，三星可能在2026年底至2027年初推出首批基于此技術的商用DRAM產(chǎn)品。